日日操狠狠干,91精品91久久久中77777,精品视频一区二区三区四区五区,伊人婷婷网,久久久国产一区二区三区四区,久久久久久久久久久97,欧美图片区综合免费

工作職責:

1.負責Synthesis和STA環境的搭建，制定芯片的Timing SignOff標準和流程；

2.負責時序約束的腳本編寫，進行多層次時序約束劃分與交付；

3.參與芯片架構設計、時鐘復位、低功耗設計等，負責芯片早期面積、性能、功耗的評估；

4.負責芯片的綜合、一致性檢查、時序分析和物理實現的可行性分析；

5.參與PR階段的Timing分析，提出建設性方案，確保Layout的達成；

6.協助SOC工程師完成低功耗設計，負責UPF/CPF等低功耗約束腳本，以及完成PR后的低功耗檢查；

7.協助數字設計工程師完成IP的CDC/lint檢查、面積評估等。

任職資格:

1.碩士及以上學歷，微電子/電子信息/電子工程/計算機等相關專業, 5年以上工作經驗；

2.精通綜合、時序分析流程以及工具使用、綜合腳本的編寫；熟悉Verilog、Perl、TCL等設計和腳本語言；

3.熟悉一致性檢查流程、低功耗檢查流程，以及對應腳本的編寫，對應工具如MVRC、Formality的熟練使用；

4.具有28nm及以下工藝節點下芯片量產經驗者優先；

5.具有SOC設計、芯片集成、低功耗設計經驗者優先；

6.較強的溝通表達能力、組織協調能力和團隊合作精神

7.較強的邏輯思維能力、學習能力、創新能力、分析解決問題能力及抗壓能力