日日操狠狠干,91精品91久久久中77777,精品视频一区二区三区四区五区,伊人婷婷网,久久久国产一区二区三区四区,久久久久久久久久久97,欧美图片区综合免费

工作職責(zé)
1. 負(fù)責(zé)LPDDR5/LPDDR5x/LPDDR4x PHY 數(shù)字部分設(shè)計(jì)開(kāi)發(fā), 包括性能、功耗、帶寬、延遲和面積分析;
2. 參與開(kāi)發(fā)training流程和training算法;
3. 配合后端工程師完成時(shí)序分析及收斂;
4. 參與DDR子系統(tǒng)的集成和仿真支持;
5.協(xié)同驗(yàn)證團(tuán)隊(duì)制定測(cè)試計(jì)劃，支持FPGA原型驗(yàn)證及硅后調(diào)試。編寫(xiě)技術(shù)文檔（Design Spec、CDC報(bào)告等）。

任職資格
1. 研究生及以上學(xué)歷，微電子或相關(guān)專(zhuān)業(yè)；
2. 8年以上ASIC設(shè)計(jì)經(jīng)驗(yàn)，熟悉芯片設(shè)計(jì)流程；
3. 熟悉DDR相關(guān)協(xié)議；
4. 熟悉DDR子系統(tǒng)設(shè)計(jì)和驗(yàn)證，熟悉Boot up和training流程；
5. 了解總線(xiàn)架構(gòu)，能夠分析系統(tǒng)及DDR bandwidth；
6. 有DDR子系統(tǒng)的研發(fā)、回片調(diào)試和成功量產(chǎn)的經(jīng)驗(yàn)優(yōu)先；
7. 有較強(qiáng)的問(wèn)題分析及解決能力，團(tuán)隊(duì)溝通及合作能力。