日日操狠狠干,91精品91久久久中77777,精品视频一区二区三区四区五区,伊人婷婷网,久久久国产一区二区三区四区,久久久久久久久久久97,欧美图片区综合免费

崗位職責(zé)
1.負(fù)責(zé)芯片模塊或項(xiàng)層(TopLevel) 的綜合(Svnthesis)工作，將RTL代碼轉(zhuǎn)換為門級網(wǎng)表(Netist)。關(guān)鍵任務(wù)是根據(jù)設(shè)計(jì)需求，編寫和驗(yàn)證精確的時(shí)序約束文件(SDC)，并負(fù)責(zé)其檢查與完善，以確保時(shí)序簽核(TimingSignoff)的安全性與準(zhǔn)確
2.主導(dǎo)綜合后的靜態(tài)時(shí)序分析(STA)，識(shí)別并修復(fù)時(shí)序違例。同時(shí)，負(fù)責(zé)低功耗設(shè)計(jì)實(shí)現(xiàn)，包括功耗意圖文件(UPF)的生成、低功耗一致性檢查(MVRC)以及功耗分析，并與前后端工程師協(xié)作，對芯片的功耗(Power)、性能(Performance)、面積(Area)即PPA進(jìn)行持續(xù)優(yōu)化
3.負(fù)責(zé)形式驗(yàn)證(Formality)以確保RTL與網(wǎng)表的功能一致性。驗(yàn)收前端設(shè)計(jì)的RTL代碼質(zhì)量，完成跨時(shí)鐘域檢查(CDC)和復(fù)位域檢查(RDC)。編寫綜合相關(guān)的設(shè)計(jì)文檔，并與前端設(shè)計(jì)、驗(yàn)證及后端物理實(shí)現(xiàn)團(tuán)隊(duì)緊密協(xié)作，推動(dòng)設(shè)計(jì)問題的解決
崗位要求
1.2年及以上經(jīng)驗(yàn)，熟悉數(shù)字芯片綜合流程，能熟練使用主流EDA工具完成模塊級綜合任務(wù)，能獨(dú)立負(fù)責(zé)復(fù)雜模塊或中小規(guī)模芯片的完整綜合任務(wù)，有成功流片經(jīng)驗(yàn)
2.掌握數(shù)字電路基礎(chǔ)知識(shí)，熟悉代碼規(guī)范、典型電路(如FIFO、狀態(tài)機(jī))。了解綜合、形式驗(yàn)證和靜態(tài)時(shí)序分析的基本原理，對低功耗設(shè)計(jì)方法(UPF)、PPA深度優(yōu)化有更深入理解，能預(yù)見并系統(tǒng)性解決復(fù)雜技術(shù)問題
3..熟練使用Synopsys或Cadence的數(shù)字后端工具鏈，如 Design Compiler(DC)/Genus(綜合)、PrTime(PT)(時(shí)序分析)、Formality(形式驗(yàn)證)，能進(jìn)行綜合環(huán)境搭建和腳本優(yōu)化，并對工具原理有更深理解。
4.能夠使用Tcl、per、Shel或Python等至少一種腳本語言進(jìn)行自動(dòng)化處理。具備良好的分析解決問題能力、團(tuán)隊(duì)協(xié)作和溝通能力。具備較強(qiáng)的腳本開發(fā)能力以優(yōu)化設(shè)計(jì)流程，在項(xiàng)目中有較強(qiáng)的主動(dòng)性和技術(shù)推動(dòng)力