日日操狠狠干,91精品91久久久中77777,精品视频一区二区三区四区五区,伊人婷婷网,久久久国产一区二区三区四区,久久久久久久久久久97,欧美图片区综合免费

1.負責完成模塊級(Block Level)或中小規模芯片從邏輯綜合(Synthesis)、布局規劃(Floorplan)、布局(Placement)、時鐘樹綜合(CTS)到布線(Routing)和物理驗證(DRC/LVS)的完整流程
2.進行靜態時序分析(STA)和時序收斂(Timing cosure)，能夠獨立分析并解決常見的時序違例
3.完成功耗、壓降(IR Drop)和信號完整性(SI)等基本分析，并能反饋優化建議
4.熟練使用行業豐流EDA工具(如Synopsys的Fusion Compiler, IC Compiler ll，PrimeTime; Cadence的Innovus,Tempus等)，利用TCL、Perl、Python等腳本語言進行任務自動化，提升設計效率，具備初步的流程腳本開發和優化能力
5.與前端設計工程師密切溝通，反饋物理實現階段發現的時序、面積、功耗等問題，并協同優化。支持測試(DFT)和模擬混合信號(AMS)等團隊的協同設計需求。能夠識別并上報設計中的潛在風險
崗位要求
1.本科及以上學歷，微電子、集成電路、電子工程、計算機等相關專業
2.能夠獨立負責復雜模塊或中小規模芯片的完整物理實現，有成功量產經驗者更佳
3.掌握數字芯片物理實現的全流程和靜態時序分析(STA)原理。了解半導體器件物理和深亞微米工藝下的基本設計挑戰。對低功耗設計方法、信號完整性分析等有更深理解，能優化流程和方法學，具備初步的問題預見和系統性解決能力
4.熟練使用主流EDA工具，掌握TCL/Shel等腳本語言進行自動化處理，具備較強的腳本開發能力以優化設計流程(如使用Python/Perl)，調試和問題分析能力更突出。
5.具備良好的分析解決問題能力、團隊協作精神和溝通能力，工作細致認真，有責任心和較強的抗壓能力，在項目中有較強的主動性和技術推動力