日日操狠狠干,91精品91久久久中77777,精品视频一区二区三区四区五区,伊人婷婷网,久久久国产一区二区三区四区,久久久久久久久久久97,欧美图片区综合免费

崗位職責：1、運用Altera、Xilinx等公司主流FPGA器件及開發環境進行項目開發；2、負責產品研發中FPGA選型、方案設計、功能模塊以及接口部分設計，編寫相關設計開發文檔；3、負責各功能模塊的邏輯實現、仿真、時序約束與分析、RTL代碼的邏輯綜合、調試、測試以及與軟件、硬件設計人員聯調；4、項目相關文檔撰寫和維護，項目相關代碼、工程維護。任職要求：1、學歷要求：本科及以上2、專業要求：電子、通信、半導體等相關專業3、經驗要求：具有3年以上FPGA邏輯開發、時鐘設計，IO約束等，有整機產品開發項目經驗優先；4、職稱要求：5、理論知識要求：具備一定的硬件和信號處理基礎知識，熟悉軟件無線電知識更佳；6、技能、能力要求：熟練掌握Verilog HDL等硬件編程語言；熟悉C語言編程；熟練掌握Altera/Xilinx等FPGA相關工具和開發流程；掌握數字通信信號處理，掌握DDR3、DDR4、PCIE、JESD204B等高速接口開發設計。職位福利：年底雙薪、五險一金、交通補助、餐補、通訊補助、全勤獎、節日福利、定期體檢